Appl. No. 09/525,615 Doc. Ref.: AL16

平4-123614 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. 5

識別記号

庁内整理番号

個公開 平成 4 年(1992) 4 月23日

H 03 K 19/0175

H 03 K 19/00 8941 - 51

101 A

審査請求 未請求 請求項の数 2 (全5頁)

69発明の名称

レベル変換回路

厢 平2-245491 204年

顧 平2(1990)9月14日 22出

仰発 明 者 山 亨

東京都港区芝5丁目7番1号 日本電気株式会社内

個発 明 者

光弘 杉山

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 の出 願 人

弁理士 井出 の代 理 人

東京都港区芝5丁目7番1号 直孝

明

1. 発明の名称 レベル変換回路

2. 特許請求の範囲

1. ソースが第一の電源にゲートが第一および第 二の入力端子にそれぞれ接続された第一および第 ニのPチャネルMOSトランジスタと、ドレイン およびゲートが前記第一のPチャネルMOSトラ ンジスタのドレインにソースが前記第一の電源よ りは低い電圧の第二の電源にそれぞれ接続された 第一のNチャネルMOSトランジスタと、ドレイ ンが前記第二のPチャネルMOSトランジスタの ドレインにゲートが前記第一のNチャネルMOS トランジスタのゲートにソースが前記第二の電源 にそれぞれ接続された第二のNチャネルMOSト ランジスタとを含むレベル変換回路において、

コレクタが前記第一の電源にペースが前記第二 のPチャネルMOSトランジスタのドレインにエ

ミッタが出力端子にそれぞれ接続されたNPNバ イポーラトランジスタと、エミッタが前記出力端 子にベースが前記第二のNチャネルMOSトラン ジスタのドレインにコレクタが前記第二の電源に それぞれ接続されたPNPパイポーラトランジス タとを含む

ことを特徴とするレベル変換回路。

2. 請求項1に記載のレベル変換回路において、 前記NPNパイポーラトランジスタの代わりに、 ソースが前記第一の電源にゲートが前記第二のP チャネルMOSトランジスタのゲートにドレイン が前記出力端子にそれぞれ接続された第三のPチ +ネルMOSトランジスタを含む

ことを特徴とするレベル変換回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、異種の論理 回路間を連結するレベル変換回路に利用する。

〔概要〕

本発明は、CMOSトランジスタから構成されるカレントミラー回路を用いてレベル変換を行う レベル変換回路において、

出力段をNPNパイポーラトランジスタまたは PチャネルMOSトランジスタと、PNPパイポーラトランジスタとの直列回路で構成し、直接カレントミラー回路の出力で駆動するようにすることにより、

素子数を減少させるとともに信号の伝搬速度を 速くしたものである。

〔従来の技術〕

最近、MOSトランジスタとバイポーラトランジスタを論理回路内で複合化したBiCMOS型の論理回路が注目されている。この論理回路はは、大容量SRAM(スタティック型RAM)などの集積回路を構成するのにも適している。さらに、エ高速であることから、動作速動の速いECL(エミッタ結合型論理回路)とともに使用する用途に

も適している。しかし、ECLとともに使用する場合には、ECLの論理レベルをBiCMOSの 論理レベルに変換するレベル変換回路が必要となる。 第4関は、従来用いられているECLとレベル

第4図は、従来用いられているECLとレベル互換性を有するBiCMOSスタティックRAMのアドレスの入力パッファ20からプリデコーダ22にかけての部分を示す。同図において、外部端子から入力されたECLレベルの入力信号aiは関連を表し、大力によって発力がある。次によって、MOSレベルの論理信号aiははである。次に、プリデューダ22は、MOSトランジスタの複合回路によって構成されている。

第3図は第4図におけるレベル変換回路21を抜き出して示したものである。本従来例のレベル変

検回路は、Vcc電源7と接地電位8との間に、それぞれ直列接続されたPチャネルMOSトランジスタ3、PチャネルMOSトランジスタ2およびNチャネルMOSトランジスタ4、PチャネルMOSトランジスタ13およびNチャネルMOSトランジスタ5およびI7と、出力端子11と接地電位8間に直列接続されたNチャネルMOSトランジスタ15およびNチャネルMOSトランジスタ15およびNチャネルMOSトランジスタ16とを含んでいる。

そして、PチャネルMOSトランジスタ1および2のゲートはそれぞれ入力増子9および10に接続される。また、PチャネルMOSトランジスタ13ならびにNチャネルMOSトランジスタ14および15のゲートは、PチャネルMOSトランジスタ 4 との共通接続点に接続され、NPNパイポーラトランジスタ5および17の共通接続点は出力増子11に接続される。

ここで、PチャネルMOSトランジスターおよ

び2、ならびにNチャネルMOSトランジスタ3 および4とは、CMOSからなるカレントミラー 部18を構成し、残りの部分はBiCMOSからな る出力回路部19を構成する。

(発明が解決しようとする課題)

しかし前述した第3図のレベル変換回路は、論理信号のレベル変換を行うだけの機能しかないにもかかわらず、信号伝達の面から見ると、BiCMOSのインバータ回路は信号の伝達を遅らせる遅延要素として作用し、その存在はむしろ有害となる欠点がある。

また、前述のレベル変換回路は構成する素子数が概して多く、このため集積回路化した場合には そのレベル変換回路部分だけでかなり大きなレイ アウト面積を占有してしまう欠点がある。

また、素子寸法の散和化に伴って電源電圧が低 電圧化した場合、駆動パイポーラトランジスタの ペースエミッタ間のピルトイン電圧が電源電圧に 比べて無視できなくなり、ペースエミッタ間容量 を充電するまでの時間が増大する。このため下側 パイポーラトランジスタが「オン」し、出力レベルが確定するまでの遅延時間が大きくなるのでレベル変換回路での信号伝達が増々遅れる欠点がある。

さらに、電源電圧が低くなると、上側パイポーラトランジスタが従来よりも飽和しやすくなる。 飽和状態になり発生した基板電流は周辺回路に悪 影響をおよぼし、データ破壊および論理反転等を 生じる欠点がある。

本発明の目的は、前記の欠点を除去することにより、素子数が少なく高集積度化が達成でき、かつ駆動トランジスタによる信号伝達の遅延やデータ破壊等を生じることのないレベル変換回路を提供することにある。

(課題を解決するための手段)

本発明は、ソースが第一の電源にゲートが第一および第二の入力端子にそれぞれ接続された第一および第二のPチャネルMOSトランジスタと、ドレインおよびゲートが前記第一のPチャネルMOSトランジスタのドレインにソースが前記第一

また、本発明は、前記NPNバイポーラトランジスタの代わりに、ソースが前記第一の電源にゲートが前記第二のPチャネルMOSトランジスタのゲートにドレインが前記出力端子にそれぞれ接続された第三のPチャネルMOSトランジスタを

含むことを特徴とする。

(作用)

وإسه

出力回路部をNPNパイポーラトランジスタと PNPパイポーラトランジスタの直列回路で構成 しているので、カレントミラー部の出力で直接駆 助することでレベル変換を行うことができる。

これにより、素子数を大幅に減少できるととも に、信号伝達経路を少なくし信号伝搬速度を向上 することができる。

また、NPNパイポーラトランジスタをPチャ ネルトランジスタに代えることで、NPNパイポーラトランジスタによる電位降下分を無くし、高 レベル時の電圧をVccレベルまで上げることがで きる。

(実施例)

以下、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第一実施例を示す回路図である。

本第一実施例は、ソースが第一の電源としての

Vcc電源でにゲートが第一および第二の入力端子 引および10にそれぞれ接続された第一および 2 とと、 のPチャネルMOSトランジスタ1および 2 とと、 ドレインおよびゲートがPチャネルMOSトラン ジスタ1のドレインにソースが Vcc 電源でよりは 低い電圧の第二の電源としての接地電位 8 にそン ぞれ接続された第一の NチャネルMOSトラン スタ 3 と、ドレインにゲートが NチャネルMOSト ランジスタ 3 のゲレインにゲートが NチャネルMOSト ランジスタ 3 のゲートにソース が接地電位 8 にそ れぞれ接続された第二の Nチャネル MOSト ランジスタ 4 とを含むレベル変換回路において、

本発明の特徴とするところの、

コレクタがVcc電源でにベースがPチャネルMOSトランジスタ2のドレインにエミッタが出力端子11にそれぞれ接続されたNPNパイポーラトランジスタ5と、エミッタが出力端子11にベースがNチャネルMOSトランジスタ4のドレインにコレクタが接地電位8にそれぞれ接続されたPNPパイポーラトランジスタ6とを含んでいる。

次に、本第一実施例の動作について説明する。 入力端子 9 に高レベル (H)、入力端子10に低レベル (L)が入力されると、 PチャネルMOSトランジスタ1は「オフ」状態とてミラー出力電流がしゃ断され、これによってミラー出力電流す NチャネルMOSトランジスタ4が「オン」状態になる。 この結果のベース 製になる。 この結果出力端が供給され「オン」状態になる。 この結果出力端が出るレベル (H)になる。

次に、入力増子 9 に低レベル(L)、入力増子 10に高レベル(H)が入力されると、Pチャネル M O S トランジスタ 1 は「オン」状態となりって 電流 が流れ、これによってミラー出力電流 を流す N チャネル M O S トランジスタ 4 およ状態となり アンジスタ 6 が「オン」 状態となり 1 大名。 一方、 N チャネル M O S トランジスタ 8 は 下 アンジスタ 5 のペース 残留 電荷を強制的に引き抜くように動作し、N P N バイ

が、PチャネルMOSトランジスタ12の「オン」 状態におけるソースドレイン間電圧は無視できる ので、Vccレベルになる。従って、次段のゲート に対えられる入力振幅が大きくなりより高速の回 性特定が可能となる。この傾向は電源電圧Vccが 低電圧化する際に顕著となる。

(発明の効果)

以上説明したように、本発明はカレントミラー・ を用いてレベル変換を行う論理レベル変換回路に あって、出力段のNPNおよびPNPトランジス タをカレントミラーの出力で直接駆動させるよう に構成することにより、柔子数を少なくするとと もに信号の通過経路を少なくし、これによって、 集積回路化した場合の必要レイアウトの面積の集 小を可能にするとともに信号の伝達を速める効果 がある。

4. 図面の簡単な説明

第1図は本発明の第一実施例を示す回路図。 第2図は本発明の第二実施例を示す回路図。 ポーラトランジスタ 5 が「オフ」状態になる。この結果出力端子11は低レベル(L)になる。

以上、説明したように本第一実施例によると、 入力レベル変換をきちんと行いながら構成業子数 は少なくて済み、かつ出力及のパイポーラトラン ジスタによる信号遅延を生じることもない。

第2図は本発明の第二実施例を示す回路図である。

本第二実施例は、第1図の第一実施例において、本発明の特徴とするところの、NPNパイポーラトランジスタ5の代わりに、PチャネルMOSトランジスタ12を用い、ソースをVcc電源7にゲートをPチャネルMOSトランジスタ2のゲートにドレインを出力端子11にそれぞれ接続したものである。

次に、本第二実施例の動作について説明する。 第一実施例では出力の高レベル(H)がVcc電源7の電圧VccからNPNパイポーラトランジスタ5のベースエミッタ間電圧Voc分だけ低くなるのに対して、本第二実施例では、高レベル(H)

第3図は従来例を示す回路図。

第4図はその使用例を示す回路図。

1、2、12、13… P チャネルM O S トランジスタ、3、4、14、15、16… N チャネルM O S トランジスタ、5、17… N P N パイポーラトランジスタ、6… P N P パイポーラトランジスタ、7 … V cc電源、8 …接地電位、9、10…入力端子、11…出力端子、18…カレントミラー部、19…出力回路部、20…入力パッファ、21…レベル変換回路、22…プリデコーダ。

特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝





